Confinity Low Latency Messaging (CLLM) 软件最近经历了重大转型，以利用 FPGA 技术的优势。在新版本中，核心功能和特性被卸载到 Alveo U50 卡上的 FPGA 芯片上。这一战略举措不仅提高了 CLLM 的计算能力，还减少了操作系统平台依赖性并缓解了某些缺陷。凭借近 100 万个查找表 (LUT)，Alveo U50 可以有效处理 CLLM 的程序逻辑和特定于应用程序的任务。

CLLM 已重新开发并移植到 Alveo U50 上的一系列自由运行内核中。这些专门针对 TCP 和 UDP 处理而定制的内核能够以以太网线速（以时钟周期为单位）高效处理 CLLM 消息。

硬件加速的 CLLM 利用 Xilinx 的内存映射从属桥壳和 U50 通过 100G 网络实现的低延迟网络功能。它支持 4x 10GbE、4x 25GbE、1x 40GbE 或 1x 100GbE 等配置。此外，FPGA 出色的深度流水线功能可确保最小延迟和最大吞吐量。

Alveo U50 数据中心加速器卡上的 CLLM 采用尖端技术构建，可提供可靠、低延迟的多播消息传递，这种消息传递更加可预测、确定且与平台无关。